# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### SIGNAL EQUALIZATION METHOD, SIGNAL EQUALIZATION CIRCUIT AND VIDEO TAPE RECODER

Patent Number:

JP6124542

Publication date:

1994-05-06

Inventor(s):

ISHIDA TAKEHITO

Applicant(s):

**SONY CORP** 

Requested Patent:

☐ JP6124542

Application Number: JP19920298065 19921009

Priority Number(s):

IPC Classification:

G11B20/10; G11B20/18

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE: To set a proper coefficient at all times.

CONSTITUTION: A signal recorded and reproduced by an electromagnetic conversion system 3 is processed by 1+D characteristic by a characteristic circuit 6 and then supplied to an FIR type transversal digital filter 7 and processed by 1-D characteristic. The output of the filter 7 is decoded by a Vitabi decoder 8. The output of the Vitabi decoder 8 is processed by 1-D<2> characteristic by a model output arithmetic circuit 10 and supplied to a subtracter 11. The output of the filter 7 is delayed by the period of time corresponding to the processing period of time in the Vitabi decoder 8 by a delay circuit 9 and supplied to the subtracter 11. The subtracter 11 subtracts the output of the delay circuit 9 from the output of a model output arithmetic circuit 10, outputting it as an error e(k) to a coefficient arithmetic circuit 12. The coefficient arithmetic circuit 12 calculates a new coefficient based on the error e(k), loading it on the multiplier of the filter 7.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

Citation (11)特許出願公開番号

特開平6-124542

(43)公開日 平成6年(1994)5月6日

(51)Int.Cl.5

識別記号

庁内整理番号

FI

技術表示箇所

G 1 1 B 20/10

3 2 1 A 7923-5D

20/18 102 9074-5D

審査請求 未請求 請求項の数6(全11 頁)

(21)出願番号

(22)出願日

特願平4-298065

平成 4年(1992)10月 9日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 石田 雄仁

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 稲本 義雄

(54)【発明の名称】 信号等化方法、信号等化回路およびビデオテープレコーダ

#### (57)【要約】

【目的】 常に適切な係数が設定されるようにする。

【構成】 電磁変換系3により記録再生された信号が、 特性回路6により1+Dの特性で処理された後、FIR 型トランスパーサルデジタルフィルタ?に供給され、1 - Dの特性で処理される。フィルタ7の出力がピタビ復 号器8で復号される。ビタビ復号器8の出力は、モデル 出力演算回路10により1-D'の特性で処理され、減 算器11に供給される。フィルタ7の出力は、ビタビ復 号器8における処理時間に対応する時間だけ遅延回路9 により遅延された後、減算器11に供給される。減算器 11は、モデル出力演算回路10の出力から遅延回路9 の出力を減算し、誤差 e(1) として、係数演算回路 12 に出力する。係数演算回路12は、この誤差 e(1)をも とにして、新たな係数を演算し、フィルタ7の乗算器に ロードする。



#### 【特許請求の範囲】

【請求項1】 磁気記録媒体から再生された信号を適応 型フィルタにより等化し、

前記適応型フィルタにより等化された信号をビタビ復号 器で復号し、

前記ピタピ復号器の復号出力に対応して、前記適応型フ ィルタの係数を演算することを特徴とする信号等化方

【請求項2】 磁気記録媒体から再生された信号を等化 する適応型フィルタと、

前記適応型フィルタの出力を復号するビタビ復号器と、 前記ピタピ復号器の出力を、所定のモデル特性で演算 し、モデル出力を出力するモデル出力演算回路と、

前記適応型フィルタの出力を前記ピタピ復号器の処理時 間に対応する時間だけ遅延する遅延回路と、

前記モデル出力演算回路と遅延回路の出力の誤差を演算 する誤差演算回路と、

前記誤差演算回路の出力に対応して前記適応型フィルタ の係数を演算する係数演算回路とを備えることを特徴と する信号等化回路。

【請求項3】 磁気テープから再生された信号を等化す る適応型フィルタと、

前記適応型フィルタの出力を復号するピタピ復号器と、 前記ピタピ復号器の出力を、所定のモデル特性で演算 し、モデル出力を出力するモデル出力演算回路と、

前記適応型フィルタの出力を前記ビタビ復号器の処理時 間に対応する時間だけ遅延する遅延回路と、

前記モデル出力演算回路と遅延回路の出力の誤差を演算 する誤差演算回路と、

の係数を演算する係数演算回路とを備えることを特徴と するビデオテープレコーダ。

【請求項4】 磁気記録媒体から再生された基準信号を 適応型フィルタにより等化し、

予め記憶してある前記基準信号を、所定のモデル特性で 演算してモデル出力を生成し、

前記適応型フィルタの出力とモデル出力の誤差を演算 し、

前記誤差に対応して、前記適応型フィルタの係数を演算 することを特徴とする信号等化方法。

【請求項5】 磁気記録媒体から再生された基準信号を 等化する適応型フィルタと、

前記基準信号を予め記憶する記憶回路と、

前記記憶回路に予め記憶してある前記基準信号を、所定 のモデル特性で演算してモデル出力を出力するモデル出 力演算回路と、

前記適応型フィルタの出力とモデル出力との誤差を演算 する誤差演算回路と、

前記誤差に対応して、前記適応型フィルタの係数を演算 する係数演算回路とを備えることを特徴とする信号等化 50 も0となり、発散状態になりやすい課題があった。

回路。

【請求項6】 磁気テープから再生された基準信号を等 化する適応型フィルタと、

前記基準信号を予め記憶する記憶回路と、

前記記憶回路に予め記憶してある前記基準信号を、所定 のモデル特性で演算してモデル出力を演算するモデル出 力演算回路と、

前記適応型フィルタの出力とモデル出力との誤差を演算 する誤差演算回路と、

10 前記誤差に対応して、前記適応型フィルタの係数を演算 する係数演算回路とを備えることを特徴とするビデオテ ープレコーダ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばデジタルビデオ テープレコーダにおいて、デジタルデータを記録再生す る場合に用いて好適な信号等化方法、信号等化回路およ びビデオテープレコーダに関する。

[0002]

20

【従来の技術】デジタルビデオテープレコーダにおい て、データを記録再生するのに、パーシャルレスポンス 方式が応用されている。この場合、記録再生系の総合特 性が1-D'になるように調整される。1-D'の特性 は、1+Dの特性と1-Dの特性をシリーズに接続する ことにより実現することができる。電磁変換系は、本質 的に1-Dの特性に近い特性を有している。そこで、1 +Dの特性を有する回路を付加し、さらに電磁変換系を 含む他の回路の総合の特性が正確に1-Dになるように 調整する信号等化回路を設けるようにしている。そし 前記誤差演算回路の出力に対応して前記適応型フィルタ 30 て、この信号等化回路の出力が所定の閾値を基準として 3値(例えば1, 0, -1) のいずれかに検出され、さ らに、1と-1は論理1として、0は論理0として、復 号される。

> 【0003】この信号等化回路としては、例えばFIR 型トランスパーサルデジタルフィルタが用いられる。こ のフィルタの係数は、復号結果を目標値と推定し、この 推定した目標値と、フィルタの出力との誤差を0にする ように、LMS (最小平均2乗法) アルゴリズムに従っ て、更新されるようになされている。

40 [0004]

> 【発明が解決しようとする課題】従来は、このように、 所定の閾値を基準として行われたピット毎の判定によっ て得られた復号結果をもとに、目標値を推定するように しているため、不適当な目標値を設定してしまう恐れが あった。

> 【0005】また、復号結果に誤りがあると、その影響 を受けやすく、係数が不適切な値に設定されると、適正 な値に回復(収束)するのに時間がかかる課題があっ た。その結果、係数がすべて0となったとき、等化誤差

【0006】本発明はこのような状況に鑑みてなされた ものであり、常に正確な目標値を設定することができ、 安定した動作を実現することができるようにするもので ある。

【0007】また、係数の最適値への収束が速くなるよ うにし、発散し難くするものである。

#### [0008]

【課題を解決するための手段】請求項1に記載の信号等 化方法は、磁気記録媒体から再生された信号を適応型フ ィルタとしてのFIR型トランスパーサルデジタルフィ 10 ルタ7により等化し、適応型フィルタにより等化された 信号をピタビ復号器で復号し、ピタビ復号器の復号出力 に対応して、適応型フィルタの係数を演算することを特 徴とする。

【0009】請求項2に記載の信号等化回路は、磁気記 録媒体としての磁気テープ16から再生された信号を等 化する適応型フィルタとしてのFIR型トランスパーサ ルデジタルフィルタ7と、フィルタ7の出力を復号する ビタビ復号器8と、ビタビ復号器8の出力を、所定のモ デル特性で演算し、モデル出力を出力するモデル出力演 20 算回路10と、フィルタ7の出力をビタビ復号器8の処 理時間に対応する時間だけ遅延する遅延回路9と、モデ ル出力演算回路10と遅延回路9の出力の誤差を演算す る誤差演算回路としての減算器11と、減算器11の出 力に対応してフィルタ7の係数を演算する係数演算回路 12とを備えることを特徴とする。

【0010】請求項3に記載のビデオテープレコーダ は、磁気テープ16から再生された信号を等化する適応 型フィルタとしてのFIR型トランスパーサルデジタル フィルタ7と、フィルタ7の出力を復号するピタピ復号 30 が可能になる。 器8と、ビタビ復号器8の出力を、所定のモデル特性で 演算し、モデル出力を出力するモデル出力演算回路10 と、フィルタ7の出力をピタピ復号器8の処理時間に対 応する時間だけ遅延する遅延回路9と、モデル出力演算 回路10と遅延回路9の出力の誤差を演算する誤差演算 回路としての減算器11と、減算器11の出力に対応し てフィルタ7の係数を演算する係数演算回路12とを備 えることを特徴とする。

【0011】請求項4に記載の信号等化方法は、磁気記 のFIR型トランスパーサルデジタルフィルタ?により 等化し、予め記憶してある基準信号を、所定のモデル特 性で演算してモデル出力を生成し、フィルタ?の出力と モデル出力の誤差を演算し、誤差に対応して、フィルタ 7の係数を演算することを特徴とする。

【0012】請求項5に記載の信号等化回路は、磁気記 録媒体としての磁気テープ16から再生された基準信号 を等化する適応型フィルタとしてのFIR型トランスバ ーサルデジタルフィルタ7と、基準信号を予め記憶する 記憶回路としてのROM32と、ROM32に予め記憶 50

してある基準信号を、磁気テープ16の記録再生特性に 対応する特性で演算してモデル出力を出力するモデル出 カ演算回路33と、フィルタ7の出力とモデル出力との 誤差を演算する誤差演算回路としての減算器34と、誤 差に対応して、フィルタ7の係数を演算する係数演算回 路35とを備えることを特徴とする。

【0013】請求項6に記載のビデオテープレコーダ は、磁気テープ16から再生された基準信号を等化する 適応型フィルタとしてのFIR型トランスパーサルデジ タルフィルタ7と、基準信号を記憶する記憶回路として のROM32と、ROM32に予め記憶してある基準信 号を、所定のモデル特性で演算してモデル出力を演算す るモデル出力演算回路33と、フィルタ7の出力とモデ ル出力との誤差を演算する誤差演算回路としての減算器 34と、誤差に対応して、フィルタ7の係数を演算する 係数演算回路35とを備えることを特徴とする。

#### [0014]

【作用】請求項1乃至3に記載の信号等化方法において は、フィルタ7により等化された信号がビタビ復号器で 復号され、その復号出力に対応して、フィルタ7の係数 が演算される。従って、誤判定の恐れが少なくなり、適 切な目標値が与えられるようになり、動作を安定させる ことが可能となる。

【0015】請求項4乃至6に記載の発明においては、 ROM32に予め記憶してある基準信号からモデル出力 が生成され、フィルタ7の出力と、このモデル出力の誤 差に対応して、フィルタ7の係数が演算される。従っ て、復号結果に拘らず、常に適正な目標値を設定するこ とが可能となり、係数を最適値に迅速に収束させること

#### [0016]

【実施例】図1は、本発明のビデオテープレコーダの一 実施例の構成を示すプロック図である。D/A変換器1 は、入力される記録信号をD/A変換し、記録増幅器2 に出力する。記録増幅器2は、入力された信号を増幅 し、電磁変換系3に出力する。

【0017】電磁変換系3は、例えば図2に示すよう に、記録用の磁気ヘッド15と、記録用の磁気ヘッド1 5により信号が記録される磁気テープ16と、この磁気 録媒体から再生された基準信号を適応型フィルタとして 40 テープ16から記録信号を再生する再生用の磁気ヘッド 17とにより構成されている。この電磁変換系3におい て、信号が記録再生される。

> 【0018】電磁変換系3より出力された信号は、再生 用増幅器4により増幅された後、A/D変換器5に入力 されるようになされている。A/D変換器5によりA/ D変換された信号は、1+Dの特性が付与された特性回 路6を介して、信号等化回路13を構成するFIR型ト ランスパーサルデジタルフィルタ7に供給されるととも に、係数演算回路12に供給されている。

> 【0019】フィルタ7の出力は、ビタビ復号器8によ

り復号された後、図示せぬ回路に出力されるようになさ れている。また、ビタビ復号器8の出力は、モデル出力 演算回路 10 により、1-D の特性による演算が施さ れた後、減算器11に供給されている。この減算器11 には、また、フィルタ7の出力が遅延回路9により所定 の時間だけ遅延された後、供給されている。この遅延回 路9の遅延時間は、ビタビ復号器8における処理時間 (より正確には、ビタビ復号器8とモデル出力演算回路 10の処理時間) に対応する時間に設定されている。減 算器11は、モデル出力演算回路10の出力から遅延回 10 路9の出力を減算し、誤差信号を生成し、係数演算回路 12に出力している。係数演算回路12は、減算器11 の出力と特性回路6の出力とから、新たな係数を演算 し、フィルタ7に出力している。

【0020】FIR型トランスパーサルデジタルフィル タ7は、例えば図3に示すように構成されている。この 実施例においては、入力された信号を1クロック分ずつ 順次遅延する遅延回路21,乃至21,と、遅延回路21 ,乃至21,の入出力に所定の係数W,乃至W,を乗算する 乗算器22,乃至22,と、この乗算器22,乃至22,の 20 出力を加算する加算器23とにより構成されている。

【0021】次に、その動作について説明する。記録信 号は、D/A変換器1によりD/A変換された後、記録 増幅器2により増幅され、電磁変換系3に供給される。 電磁変換系3においては、磁気ヘッド15により記録信 号が磁気テープ16上に記録される。そして、この磁気 テープ16上に記録された信号が、磁気ヘッド17によ り再生される。この磁気ヘッド15と17は、同一のも のとすることができるのはもとよりである。

【0022】電磁変換系3より出力された信号は、再生 30 増幅器4により増幅された後、A/D変換器5によりA /D変換され、特性回路 6 に供給される。特性回路 6 は、1+Dの特性を有している。ここでDは、入力され たデータを1クロック分前のデータとする(遅延する) ことを意味する。従って、特性回路6においては、入力 されたデータが1クロック分前の(遅延された)データ と加算されて出力されることになる。

【0023】即ち、特性回路6の入力をaccとし、そ の1クロック前のデータを a(x-1)とするとき、特性回 路6の出力xccは、次式で表わすことができる。

 $x_{(k)} = a_{(k)} + a_{(k-1)}$ 

#### $= (1+D) a_{(1)} \cdot \cdot \cdot (1)$

【0024】特性回路6より出力されたデータが、フィ ルタ7により、その振幅や位相の歪が補償された後、出 力される。パーシャルレスポンスクラスIVの記録再生特 性による場合、D/A変換器1からフィルタ7までの総 合特性を1-D'の特性にする必要がある。このうち、 特性回路6が1+Dの特性を有しているため、D/A変 換器1乃至A/D変換器5までの特性と、フィルタ7の 特性を総合した特性が1-Dとなるように、フィルタ7 50 7の等化誤差を表わしている。

の乗算器22,乃至22,の係数を調整するようにすれば

【0025】この係数を調整するために、本実施例にお いては、遅延回路9、モデル出力演算回路10、減算器 11、および係数演算回路12が設けられている。

【0026】フィルタ7の出力をyuuとし、D/A変 換器1への入力を a(1)とするとき、パーシャルレスポ ンスクラスIVの伝達特性であれば、次式が成立する。  $y_{(k)} = (1 - D^2) a_{(k)} \cdot \cdot \cdot (2)$ 

【0027】いま、このD/A変換器1からフィルタ7 までの記録再生系が理想的な系であるとする場合のフィ ルタ7の出力をy, (ハ)とするとき、等化誤差e(ハ)は、 次式で表わすことができる。

 $\mathbf{e}_{(\mathbf{k})} = \mathbf{y}_{\mathbf{k}(\mathbf{k})} - \mathbf{y}_{(\mathbf{k})}$ 

 $= (1 - D^{2}) a_{(k)} - y_{(k)} \cdot \cdot \cdot (3)$ 

【0028】ここで、a(x) は記録データそのものであ り、これを再生側において知ることができないため、上 記した等化誤差 e 🕠 を演算するため、上記 (3) 式に おいて、a(x)の代りに、ビタビ復号器8の出力を利用 する。但し、このビタビ復号器8の出力は、所定クロッ ク分(レクロック)遅延する。これは、ビタビ復号器8 がデータを復号するのに、その時点におけるデータだけ でなく、過去のデータも参照するようにしているためで ある。ビタビ復号器8は、このように、過去のデータも 参照して復号を行なうようになされているため、磁気テ ープ16に記録されたデータが、記録データとは異なる 誤ったデータとして判定される(誤判定される)恐れは 少ない。

【0029】このように、ピタビ復号器8の出力は、L クロック分遅延するため、a(1-1)と表わすことができ

【0030】このピタピ復号器8の出力 a(1-1)は、モ デル出力演算回路10により、1-D'の特性で処理さ れる。即ち、モデル出力演算回路10は、ソ・ハ・ハを出 力する。

 $y_{n(k-1)} = (1-D^2) a_{(k-1)} \cdot \cdot \cdot (4)$ 

【0031】この(4)式が、上記した(3)式におけ る左辺の項に対応することになる。

【0032】このように、ピタピ復号器8の出力a 40 (1.11) を用いるようにすると、その処理に必要な時間だ けデータが遅延するため、誤差を演算するに当り、使用 するフィルタ7の出力y(,,) を遅延回路9によりLクロ ック分だけ遅延し、ソハー、とする。減算器11は、モ デル出力演算回路 1 0 の出力 y .... から、遅延回路 9 の出力 y 、、、、 を減算し、 誤差 e 、、、 を出力する。

 $a_{(k)} = y_{*(k-1)} - y_{(k-1)}$ 

 $= (1 - D^{2}) a_{(k-1)} - y_{(k-1)} \cdot \cdot \cdot (5)$ 

【0033】この(5) 式により表わされる $e_{(i)}$ が、 ピタピ復号器8の出力を利用した場合におけるフィルタ

【0034】係数演算回路12は、この(5)式で示さ れる等化誤差 e(1)と、特性回路 6 が出力する(1)式 で示されるデータx、、、を利用して、新たな係数W、、、、、 を演算する。

 $X_{(k)} = [x_{(k)}, x_{(k-1)}, \cdots x_{(k-1)}] \cdots (6)$ 

【0036】一方、乗算器22。乃至22。には、次式で

【0037】乗算器22。乃至22。の出力は、加算器2 3により加算され、次式で表わすことができる。

 $y_{(k)} = W_{(k)} X'_{(k)} \cdots (8)$ 

尚、ここでX'、、は、データ列のベクトルX、、の転置 行列を表わしている。

【0038】係数演算回路12は、LMS法に従って、 乗算器22。乃至22,の次の係数W(,,,)を次式より演 算する。

 $W_{(k+1)} = W_{(k)} + \delta e_{(k)}^{2} / \delta W_{(k)}$ 

 $=W_{(1)} + 2 e_{(1)} \delta e_{(1)} / \delta W_{(1)}$ 

 $=W_{(k)}-2e_{(k)}X_{(k)}$ ; · · · (9)

【0039】即ち、係数演算回路12は、図4のフロー チャートに示すように、ステップS1において、減算器 20 11より供給される等化誤差e(,,)と、特性回路6より 供給されるデータX(,,から、新たな係数W(,,,)を求め る。そしてステップS2において、この新たに演算した タップ係数を乗算器22。乃至22,にロードする。

【0040】以上の処理により、等化誤差が0になるよ うになされ、ビタビ復号器8より出力されるデータが、 D/A変換器1に入力されるデータに対応するものとな

【0041】図5は、本発明のビデオテープレコーダの 第2の実施例を表わしており、図1における場合と対応 30 する部分には同一の符号を付してある。この実施例にお いては、信号等化回路13が、図示せぬ回路から供給さ れるタイミング信号に対応して、所定のタイミング信号 を出力するコントローラ31と、コントローラ31より 供給されるタイミング信号に対応して、予め記憶されて いる基準信号を出力するROM32と、ROM32から の基準信号を1-D'の特性で演算し、出力するモデル 出力演算回路33と、モデル出力演算回路33の出力か ら、フィルタ7の出力を減算する減算器34と、コント ローラ31より供給されるタイミング信号に対応して、 減算器34より供給されるデータと特性回路6より供給 されるデータから、フィルタ7の新たな係数を演算する 係数演算回路35とにより構成されている。その他の構 成は、図1における場合と同様である。

【0042】本実施例においては、磁気テープ16に、 図6に示すトラックフォーマットでデータが記録されて いる。同図において、下側に記載されている数字は、各 領域におけるデータの長さ(バイト数)を表わしてい る。

【0035】即ち、フィルタ7に入力されたデータは、 遅延回路21,乃至21,により、1クロック分ずつ順次 遅延される。その結果、次式で表わされるデータ列X . 、,,, が得られる。

示されるタップ係数ベクトルW、、が供給されている。  $W_{(k)} = [W_{0(k)}, W_{1(k)}, \cdots W_{4(k)}] \cdots (7)$ 

> マージンが記録され、その次に60パイトの間隔をおい て、237パイトのATF領域が形成されている。そし 10 て、その次には176パイトの区間に IBGとアンプル が形成されている。このうち、アンブル(プリアンブ ル) は45パイトの長さとされている。

【0044】その次は、1274バイトのオーディオデ ータ領域とされている。このオーディオデータ領域の次 には、13377バイトのビデオデータ領域が形成さ れ、オーディオデータ領域とビデオデータ領域の間に は、182バイトのアンブル(ポストアンブル)、IB G、およびアンブル(プリアンブル)よりなる領域が形 成されている。また、ビデオデータ領域の次には、14 2 バイトのサブコード領域が形成され、ビデオデータ領 域とサブコード領域の間には、アンブル(ポストアンブ ル)、IBG、およびアンブル (プリアンブル) よりな る182バイトの領域が形成されている。

【0045】さらに、サブコード領域の次には、アンブ ル (ポストアンブル)、IBG、アンブル (プリアンブ ル) よりなる220パイトの領域が形成され、さらにそ の次に237パイトのATF領域、さらに455パイト のマージン領域が順次形成されている。

【0046】本実施例においては、上記したアンブル (45パイト)のうち、少なくとも1つのプリアンブル が、図7に示すように構成されている。先頭の4パイト には、乗算器22。乃至22,の係数を更新するために用 いる基準信号が記録されている。この実施例において は、ナイキスト周波数を  $f_x$ とするとき、  $f_x$ ,  $f_x$ / 2, f<sub>x</sub>/3, f<sub>x</sub>/4, f<sub>x</sub>/5の各信号が1周期分ず **つシリアルに記録されている。この各周波数の1周期分** の基準信号を、4ピット単位としてヘキサ符号で表わす と、図7に示すように、2C, E3, C3, E0とな

【0047】即ち、図8に示すように、周波数 f<sub>x</sub>の1 周期分の信号は'10'となるので、そのMSB側に '00'を付加すると、'0010'で表わされるた め、ヘキサ符号で表わすと2となる。 f、/2の周波数 の基準信号は'1100'となるため、ヘキサ符号で表 わすとCとなる。 f、/3の基準信号は 111100 0'で表わされ、その次に続く、fx/4の基準信号は '11110000'で表わされる。そこで、f<sub>x</sub>/3 の基準信号の一部 1110 はヘキサ符号でEと表わ され、 $f_s$  / 3 の基準信号の一部と、それに続く  $f_s$  / 4【0043】図6に示すように、最初に455バイトの 50 の基準信号の一部よりなる'0011'は、ヘキサ符号

10

で表わすと3となる。

【0048】それに続く、f、/4の'1100'は、 ヘキサ符号Cで表わされる。fx/5の基準信号は1 111100000°で表わされるため、基準信号 f、 /4の一部と、基準信号 f<sub>s</sub>/5の一部よりなる '00 11'は、ヘキサ符号で3となる。そして基準信号 f、 **/5の残りのデータ'1110'はE、また、'000** 0'は0として、それぞれヘキサ符号で表わすことがで きる。従って、4パイト (=32ビット) の各パイトに より、それぞれ2C、E3、C3、E0が表わされるこ 10 定することが可能となる。さらに、一旦、不適切な係数 とになる。

【0049】そして、それに続く41パイトには、クロ ック生成のためのデータ(fx)が記録されるため、

\*1010'で表わされるデータが続くことになる。こ れをヘキサ符号で表わすと、Aとなる。従って、41バ イトの残りの区間には、各バイトにAAが記録されるこ とになる。

【0050】次に、図5の実施例の動作について説明す る。上述したようにして、磁気テープ16のプリアンプ ル領域から再生された基準信号  $f_*$  乃至  $f_*$  / 5 が、フィ 20 ーチャートである。 ルタ7により処理されるタイミングにおいて、コントロ ーラ31がROM32と係数演算回路35にタイミング 信号を出力する。ROM32には、磁気テープ16に記 録されている基準信号  $f_x$  乃至  $f_x / 5$  と同一の基準信号 が予め記憶されており、この基準信号がモデル出力演算 回路 33 により、 $1-D^{1}$  の特性で処理される。即ち、 減算器34には、モデル出力減算回路33より、D/A 変換器1に入力されるデータ a(1) と同一のデータが供 給されることになる。

【0051】滅算器34には、また、フィルタ7よりy 30 3 電磁変換系 (1)が入力される。減算器34は、モデル出力減算回路 33の出力からフィルタ7の出力を減算し、その誤差信 号 e(1)を係数演算回路 3 5 に出力する。この誤差 e(1) は、推定した目標値(ビタビ復号器8の出力)から生成 されたものではなく、ROM32に予め記憶されている 基準信号から生成されたものであるため、正しい誤差信 号となっている。

【0052】係数演算回路35は、この誤差e(1)と特 性回路6の出力X(1)に対応して、図1の実施例におけ る場合と同様に、LMS法に従って、新たな係数を演算 40 21,乃至21, 遅延回路 し、その係数をフィルタ7の乗算器22。乃至22、にロ ードする。このようにして正確な係数がフィルタ7に設 定されることになる。

【0053】基準信号が記録されていない位置において は、係数は固定され、基準信号が記録されている位置で 更新される。

[0054]

【発明の効果】以上の如く請求項1乃至3に記載の発明

によれば、適応型フィルタにより等化された信号をピタ ビ復号器で復号し、ビタビ復号器の復号出力に対応し て、適応型フィルタの係数を演算するようにしたので、 常に適正な係数を設定することが可能となる。

【0055】さらに、請求項4乃至6に記載の発明によ れば、予め記憶してある基準信号からモデル出力を演算 し、適応型フィルタの出力と、このモデル出力との誤差 に対応して、適応型フィルタの係数を演算するようにし たので、正確な誤差を得ることができ、正確な係数を設 に設定されたとしても、適切な係数に迅速に収束させる ことが可能となり、発散を抑制することができる。

【図面の簡単な説明】

【図1】本発明のピデオテープレコーダの一実施例の構 成を示すプロック図である。

【図2】図1の電磁変換系3の構成例を示す図である。

【図3】図1のFIR型トランスパーサルデジタルフィ ルタ7の構成例を示すブロック図である。

【図4】図1の係数演算回路12の動作を説明するフロ

【図5】本発明のビデオテープレコーダの他の実施例の 構成を示すプロック図である。

【図6】図5の実施例における磁気テープのトラックフ ォーマットを説明する図である。

【図7】図6のプリアンブルのフォーマットを説明する 図である。


【図8】図7のデータの構成を説明する図である。

【符号の説明】

- 1 D/A変換器
- - 5 A/D変換器
  - 6 特性回路
  - 7 FIR型トランスパーサルデジタルフィルタ
  - 8 ピタピ復号器
  - 9 遅延回路
  - 10 モデル出力演算回路
  - 1 1 減算器
  - 12 係数演算回路
  - 13 信号等化回路

  - 22。乃至22, 乘算器
  - 23 加算器
  - 31 コントローラ
  - 32 ROM
  - 33 モデル出力演算回路
  - 3 4 減算器
  - 35 係数演算回路


【図1】




[図2]



【図3】




[図4]



[図7]

| 4Bytes |    |    |    | 41Bytes |    |    |    |
|--------|----|----|----|---------|----|----|----|
| 20     | Е3 | С3 | ΕO | AA      | AA | AA | AA |

[図5]



[図6]

